

電子機器用プリント基板の誤動作箇所検出システムの開発

電子部 尾前 宏

A System to Detect a Malfunction Place of PCBs

Hiroshi ONOMAE

静電気放電試験器の放電チップ部を工夫して、プリント基板に局所的に放電させることで、プリント基板上の誤動作分布を解析するシステムを開発したので報告する。誤動作分布の状況は、供試体の画像データ上に、6段階カラー、電圧、誤動作識別コードで表示される。また、放電範囲を切り替えることにより、誤動作箇所の絞り込みを効率的に行える。供試体として使用したワンボードコンピュータの場合、CPUのリセット入力パターン部が誤動作しやすい箇所として検出された。また、各誤動作要因別に段階的にイミュニティ対策をすることで効率的に誤動作対策を行うことができると思われる。

1. 緒言

静電気放電に対する耐ノイズ性試験法である国際規格¹⁾では、電子機器の筐体への直接放電や、水平結合板、または垂直結合板に放電する間接放電等を行い、製品としての耐ノイズ性の評価を行う。

実際に誤動作を起こす電子回路（プリント基板）は製品内部にあり、パネル面や筐体などからの容量結合、電磁結合、外来電磁波の影響などで誤動作すると考えられている。

プリント基板は、CPU等の各種デバイスや、それらを結ぶパターンなどから構成されている。外来ノイズはデバイスに直接侵入したり、パターンを受信アンテナとして侵入する場合がある。耐ノイズ性向上の方法（イミュニティ対策）としては、電磁波の影響を受けやすい場所に対するシールド板の追加、グラウンドの強化、ノイズ対策部品の追加、パターン変更などを行う方法がある。イミュニティ対策を効果的に行うには、誤動作の現象を観測して、どこが誤動作しているか検討し、なぜ誤動作するのか（ノイズの侵入経路など）を究明することが重要であり、ループアンテナを使用した評価システムなども報告されている^{2)~4)}。これを実現する方法として、静電気放電試験器を用いてプリント基板の各部分に局所的にノイズを加え、誤動作しやすい場所を明確にすることでイミュニティ対策を支援するシステムを試作したので報告する。

2. システムの概要

システム構成を図1に、システム全体写真を図2に示す。本システムの試験方法は、通常、国際規格で定められている水平結合板への接触放電試験を元に、水平結合板のサイズを小型化して、放電ガンの先端に取り付け、供試体の一部に局所的に放電させ、各ポイントでの誤動作電圧や、誤

動作現象を記録し、誤動作分布などを解析する方法である。

このため小型の水平結合板として、1辺9cm、3cm、1cmの正方形のもの（以後、9cm角プローブ、3cm角プローブ、1cm角プローブと表記する）を用意した。プローブの外観を図3に示す。供試体へ放電させるため、図4に示すような木製の箱（以後、試験ボックスと表記）を用意し、その中央部に放電ガンを上向きに固定し上蓋を閉じる。上蓋には、中心部に放電プローブを放電ガンに取り付けるための穴と、XY座標を示す1cm間隔の升目が書いてあり、試験を行う際は、図6に示すように、上蓋中心部に放電プローブを取り付け、供試体に対して下から放電させる。放電させる位置を変える場合には、升目に沿って、作業者が手動で供試体の位置を変える。




図1 システム構成




図2 システム全体写真



図5 放電部の拡大図



図3 放電プローブ群



図6 供試体と放電プローブの配置




図4 試験ボックス内部




図7 解析画面の説明

試験条件の設定及びトリガなど、静電気放電試験器の制御はコンピュータから光 GPIB にて行う。

誤動作判定は作業者の判断で行い、各ポイントごとに誤動作電圧及び、誤動作内容を記録（識別コードで記録）する。図7に解析図面のレイアウトを示す。各ポイントの誤動作状況は、誤動作電圧に応じた6段階カラーの枠で表示するとともに、誤動作電圧値、誤動作内容の識別コードも表示する。この際、供試体の映像と重ね表示し、場所の確認を容易にできるようにした。

なお、供試体の映像は事前に640×480ドットにて32cm×24cmの範囲を撮影して画像ファイル（bmp形式）化しておく。

3. 実験方法

3.1 供試体について

市販のワンボードコンピュータについて試験を行った。供試体の外観を図8に示す。

裏面から見た主な部品の位置関係を図9に示す。試験時には、8個ある7セグメントLEDを順次点灯させるプログラムを実行し、表示の様子で誤動作の判定を行った。




表 裏

図8 供試体の外観




図9 供試体の主な部品配置

表2 試験条件の違いによる誤動作電圧のバラツキと誤動作内容

条件	試験No	1	2	3	4	5	6	7	8	9	10
条件1 (kV)		5③	3②	5③	5③	5③	3②	4①	4②	3①	4②
条件2 (kV)		3①	4①	4①	3①	3①	3①	3①	3①	3①	3①
条件3 (kV)		4①	3①	4①	3②	4①	4①	3①	4①	4①	3①
条件4 (kV)		3①	4①	5③	3①	5③	4①	4①	3②	3②	4②

誤動作内容：①：レジスタ破壊 ②”}”表示のまま停止 ③RST7.5割り込み状態の表示

3.2 放電条件による違いについて

なるべく短時間で、供試体への負担を少なく、除電も考慮し、誤動作現象の発生漏れがないよう、表1に示すような試験条件について検討した。

表1 試験条件の検討

試験条件	条件1	条件2	条件3	条件4
試験箇所	供試体裏面左上からX:4cm, Y:4cmを中心とした9cm角のエリア			
プローブ	9cm角			
極性	+			
電圧	1kV~10kV	1kVステップで上昇		
間隔	1秒	0.1秒		
放電回数	10回	10回	50回	
除電	毎回	10回毎	50回毎	
最大繰返回数	1回	10回	5回	1回

3.3 放電プローブのサイズの違いについて

9cm角、3cm角、1cm角の3つの放電プローブを使用し、供試体裏面について実施した。

試験条件については、3.1の実験結果の中で、最もバラツキの少ない方法で行うこととした。

3.4 誤動作箇所の解析について

3.2までの結果を元に、誤動作原因となっているデバイスやパターンを特定する方法について検討した。

3.5 静電気放電試験（IEC1000-4-2）との比較

未対策、全面シールド対策時のデータをとる。

次に、本システムでの解析結果において誤動作電圧の低かった部分から段階的にシールド板の追加などの対策を行った状態で静電気放電試験を行い、誤動作電圧に相関性があるか検討する。

4. 結果及び考察

4.1 放電条件による違いについて

試験条件の違いによる誤動作電圧のバラツキと誤動作内容についての実験結果を表2に示す。その結果、試験条件1の場合、試験毎のバラツキが大きく、試験条件2が最もバラツキが少なかった。

試験条件1と試験条件2で、9cm角プローブを使用して基板全体の解析を行った結果を図10と図11に示す。ほぼ全域で試験条件1の方が誤動作電圧が大きな値を示しており、低い電圧での誤動作を検出できていないことが分かった。




図10 試験条件1での結果




図13 3 cm角プローブでの試験結果




図11 試験条件2での結果




図14 1 cm角プローブでの試験結果

4. 2 放電プローブのサイズの違いについて

9 cm角, 3 cm角, 1 cm角プローブにおける結果を図12~14に示す。9 cm角プローブで解析した結果は, 同じ領域を3 cm角プローブで9ポイント試験した結果の中の最小値とほぼ同じか+αの値を示しており, 誤動作現象もほぼ一致していた。3 cm角プローブの領域を1 cm角プローブで試験した結果もほぼ同様な結果となった。

4. 3 誤動作箇所の解析について

3 cm角プローブの試験結果を元に, 誤動作原因と考えられるパターンについて検討した結果を図15に示す。8085Aで用意されている割込入力のうちRST7.5, 6.5, 5.5の入力用パターンが誤動作原因である可能性が高かった。RST6.5と5.5はハイレベル検出になっており, RST7.5は立ち上がりエッジ検出になっている。供試体における回路図を図15に示す⁵⁾。RST7.5については, 1インストラクションステップ動作回路用に使われており, 1STEPモード切替SWがONの時に動作する。通常はこのSWはOFFになっている。RST6.5と5.5はこのボード上では特に使用されていないが, LS14を経て拡張バスまでパターンが延びている。図16の回路図に示す誤動作パターン①②③の部分が誤動作の原因となっている可能性が高かった。そこでCPUの部分でRST関係の端子をグランドに直結する対策を行い対策前後を比較してみる(対策前:図12, 対策後:図17)と, RST入力系のパターン部分での誤動作レベルが向上し, 誤動作内容も別なものとなっており, RST入力関係のパターンが誤動作の原因であることが確認できた。




図12 9 cm角プローブでの試験結果




図15 誤動作原因のパターン




図16 回路図

について未対策時の誤動作電圧はそれぞれ①RST7.5割り込み: 1 kV, ②RAM破壊: 4 kV⑥RST6.6, 5.5割り込み: 2 kV, それ以外は6 kV以上であることがわかった。

そして、それぞれの誤動作原因別に、シールドを施したり、回路を無効にするなどの対策を施していくと、そのたびに、誤動作現象が変わりながら（その時点で一番誤動作しやすい場所が変わる）、全体の耐性が向上していくことが分かった。

以上のことから、複数の誤動作原因がある場合、誤動作現象から、どの部分が誤動作の原因となっているのかを把握することができるので、個別に対策の強化を図るなどの対策を行うことができると思われる。逆に、誤動作に弱い部分を対策しなければ、それ以外の部分をいくら対策しても効果がない。

ノーマル状態で、全面シールドを行った場合が最も耐性があがっているが、その際の誤動作原因はRST7.5割り込みであり、この部分を対策すれば、さらに耐性が向上することが予想される。

5. 結 言

(1) 印加条件について

各ポイントにおける誤動作現象を短時間で、より確実に検出する場合、放電間隔を短くし、途中、除電を行いながら、複数回繰り返して印加する方がバラツキが少ない。

- (2) 9 cm角, 3 cm角, 1 cm角プローブでの試験結果について比較したところ、9 cm角プローブで試験した結果は、同じ領域について3 cm角プローブで9ポイント試験した中の最小値とほぼ一致か+αの値を示しており、誤動作現象もほぼ一致していた。3 cm角プローブの領域を1 cm角プローブで試験した結果もほぼ同様な結果となった。このことから、9 cm角でおおまかな誤動作分布を把握した上で、3 cm角プローブや1 cm角プローブに取り替えることにより誤動作箇所の絞り込みが効率的に行える。

- (3) 誤動作原因となるパターン上ではほぼ同じ電圧、同じ現象で誤動作する。そこで、同電圧、同現象で誤動作している領域と同じ形状のパターンが誤動作原因である可能性が高い。

- (4) 今回の供試体の場合、CPUのRST入力関係のパターンが誤動作しやすい箇所として検出された。

- (5) 供試体が誤動作する原因が複数ある場合、各誤動作要因別に段階的にイミュニティ対策してゆくことで効率的に誤動作対策を行ってゆくことができると思われる。

今後は、誤動作の発生するアルゴリズムの理論的解析や実用化に向けての応用技術などについて検討する予定である。














図17 対策後の試験結果（9 cm角プローブ）

4. 4 静電気放電試験（IEC1000-4-2）との比較

表3に供試体へ施した各種対策内容を示す。今回使用している供試体の場合、主な誤動作現象としては、①RST7.5割り込み②RAM内容破壊③レジスタ内容破壊④リセット状態⑤” ”表示で停止⑥RST6.6, 5.5割り込みなどがあつた。この中で、誤動作原因となる場所がほぼ特定できた①②⑥

表3 供試体へ実施した対策内容

No	対策内容	写真	誤動作 電圧 (kV) 内容
1	未対策		+3 ヲズダ破壊
			-1 RST7.5割込
2	全面シールド (片面基板204×285+4辺に銅テープ 電源端子及び拡張バスA50でアース接続)		+18 RST7.5割込
			-8 RST7.5割込
3	3cm角プローブで-2kV以下で誤動作した部分を全てシールド 拡張バスA50でアース接続 左上座標:X:7cm, Y:7cm		+6 ヲズダ破壊
			-4 RST7.5割込
4	3cm角プローブで-2kV以下でRST7.5関係で誤動作した部分を シールド 拡張バスA50でアース接続 左上座標:X:7cm, Y:7cm		+5 ヲズダ破壊
			-2 RST6.5, 5.5 割込
5	対策4 + RST6.5, 5.5関係で誤動作した部分にシールド板追加 拡張バスA50でアース接続 左上座標:X:10cm, Y:7cm		+6 ヲズダ破壊
			-4 RST7.5割込
6	対策4 + RAM破壊関係で誤動作した部分にシールド板追加 拡張バスA50でアース接続 左上座標:X:10cm, Y:7cm		+6 ヲズダ破壊
			-2 RST6.5, 5.5 割込
7	RST7.5の無効化 (8085の7Pinをグランド直結)		+3 ヲズダ破壊
			-3 RAM破壊
8	対策7 + RST6.5, 5.5関係で誤動作した部分にシールド板追加 拡張バスA50でアース接続 左上座標:X:16cm, Y:16cm		+4 ヲズダ破壊
			-4 RAM破壊

No	対策内容	写真	誤動作 電圧 (kV)	誤動作 内容
9	対策8 + RAM破壊関係で誤動作した部分にシールド板追加 拡張バスA50で7-ス接続 左上座標:X:16cm, Y:16cm		+5	レジスタ破壊
			-6	レジスタ破壊
10	対策9 + RST7.5関連部にシールド板追加		+6	レジスタ破壊
			-6	レジスタ破壊

参考文献

- 1) "IEC1000シリーズ (1994年版)", (社) 関西電子工業振興センター (1994)
- 2) 千葉ら: "放射電磁雑音によるデジタル回路基板への誘導と回路共振", 信学技報, EMCJ-91-89, 45 (1991)

- 3) 半杭ら: "プリント基板の免疫力評価装置の検討", 1994信学春季全大, SB-3-2 (1994)
- 4) 半杭ら: "磁界印加形プリント基板用免疫力評価装置", 信学技報, EMCJ94-17, 65 (1994)
- 5) "TK-85トレーニングブック", 日本電気株式会社